时序逻辑电路实验原始数据记录

1.



CP	$\overline{R_D}$	$\overline{S_D}$	D	Q^{n+1}	$\overline{Q^{n+1}}$
×	0	1	×	0	1
×	1	0	×	1	0
×	0	0	×	1	1
↓	1	1	×	Q^n	$\overline{Q}^n$
↑	1	1	0	0	1
↑	1	1	1	1	0

2.



CP	Q_2	Q_1
0	0	0
1	1	0
2	0	1
3	1	1
4	0	0
5	1	0
6	1	0

3.



CP	Q3	Q2	Q1	Q0
0	0	0	1	0
1	0	0	1	1
2	0	1	0	0
3	0	1	0	1
4	0	1	1	0
5	0	0	1	0

4.







工作方式	输入						输出 (Q_{n+1})
	$\overline{CR}$	CP	ENP	$\overline{ENT}$	$\overline{LD}$	D_n	Q_n
复位	0	×	×	×	×	×	0
并行输入	1	↑	×	×	0	1/0	1/0
保持	1	×	0	0	1	×	保持
	1	×	0	1	1	×	保持
	1	×	1	0	1	×	保持
计数	1	↑	1	1	1	×	计数



5.



CP	Q3	Q2	Q1	Q0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0

教师签字：

(注：原始数据与实验报告不允许用铅笔记录和书写)

逯仁贵

哈爾濱工業大學

电工电子实验教学中心实验报告

姓名 朱光瀆 班级 23TS006 学号 2023112380 实验台号 ~~09~~7 成绩 ____

日期 2024.6.9 时间 ~~[illegible]~~ 15:45 教师 逯仁贵 助教 ____

时序逻辑电路实验

一、实验目的

1、掌握集成D触发器74LS74的逻辑功能及使用方法

2、掌握74LS161、74LS192的逻辑功能及使用方法

3、掌握使用74LS161、74LS192设置任意进制计数器的方法

二、仪器和模块选择

仪器设备：DP832直流稳压电源、Agilent U1241B数字万用表

实验平台：THDZT-1A型电子技术实验装置

芯片使用：74LS161、74LS74、74LS192



三、实验过程

1. 基本任务

(1) 集成触发器74LS74基本逻辑功能验证

电路如图1所示，触发器控制端$\overline{R_D}$、$\overline{S_D}$和数据端D连接到十位逻辑电平输出模块的数据开关上，输出端Q连接到十位逻辑电平显示模块的电平指示灯上，时钟端CP连接到单次脉冲源模块上，按表验证其功能



CP	$\overline{R_D}$	$\overline{S_D}$	D	Q^{n+1}	$\overline{Q}^{n+1}$
×	0	1	×	0	1
×	1	0	×	1	0
×	0	0	×	1	1
↓	1	1	×	Q^n	$\overline{Q}^n$
↑	1	1	0	0	1
↑	1	1	1	1	0

(2) 利用74LS74设计2-4分频器

电路如图所示，实验分2步进行

① 用手动单脉冲作驱动信号，用十位逻辑电平显示模块的电平指示灯观察Q_1、Q_2的状态，将测试结果填到下表中

② 用1kHz连续脉冲作驱动信号，利用示波器分别观察输入CP和输出Q_1、Q_2的波形，将波形画在坐标图上



CP手动脉冲	Q_2	Q_1
0	0	0
1	0	1
2	1	0
3	1	1
4	0	0
5	0	1
6	1	0



(3) 中规模计数器74LS161的功能验证

电路如图所示，其中输入$\overline{CR}$、ENP、ENT、$\overline{LD}$和D_n接到十位逻辑电平输出模块的数据开关上，输出Q_n连接到十位逻辑电平显示模块的电平指示灯上，CP连接到单次脉冲源模块上，按照下表验证74LS161的基本逻辑功能



工作方式	输入						输出Q_{n+1}
	$\overline{CR}$	CP	ENP	ENT	$\overline{LD}$	D_n	Q_n
复位	0	×	×	×	×	×	0
并行输入	1	↑	×	×	0	110	110
保持	1	×	0	0	1	×	保持
	1	×	0	1	1	×	保持
	1	×	1	0	1	×	保持
计数	1	↑	1	1	1	×	计数

(4) 利用74LS161的并行输入功能，设计2~6计数器

利用74LS161和74LS00设计的2~6计数器如图所示，真值表、波形图如下：



CP	Q_3	Q_2	Q_1	Q_0
0	0	0	1	0
1	0	0	1	1
2	0	1	0	0
3	0	1	0	1
4	0	1	1	0
5	0	0	1	0



(5) 利用74LS161的异步清零功能设计0-9计数器

电路如图所示，真值表和波形图如下：



CP	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0



四. 实验结论：

1. 掌握了D集成触发器74LS74用法，检验其功能并利用其设计2-4分频器

2. 掌握十六进制异步清零计数器74LS161功能，检验其功能并利用清零法和置数法分别设计了计数进制改变的计数器